数字系统设计基础
基本信息
课程名称：数字系统设计基础
课程介绍：本课程旨在揭示计算机硬件的“黑盒”内部构造。从最基本的二进制编码与逻辑门出发，逐步构建组合逻辑、时序逻辑及功能部件，最终实现一个能够执行指令的中央处理器 (CPU)。
课程画像：
- 课程类型：平台
- 学分：4 学分
- 考核方式：考勤 10% · 平时作业 20% · 实验作业 10% · 期末考试 60%
课程资料区
课程资料库（课件、笔记、往年试卷等）：repo
课程教材：
- 《数字逻辑与计算机组成》，袁春风等 编著，机械工业出版社
经验分享区
课程定位评价：
整体课程难度中等偏上，特别是靠后的章节，由于综合了前面所学的知识，难度较高
作业反馈：
作业难度适中，是帮助理解课上所学知识的重要辅助手段。
课后作业参考：（2024春学期）
- 第 3 章作业：考察组合逻辑电路的组成规则、三态门特性、编码器与解码器设计、逻辑表达式推导、特定功能电路设计及电路延迟计算。
- 第 4 章作业：考察同步与异步时序逻辑电路的区别、各类锁存器与触发器的特性及应用、同步时序逻辑电路的状态化简与编码、特定功能时序电路的设计与分析。
- 第 6 章作业：考察 ALU 核心部件、补码加减运算、乘法算法、移位运算规则，以及无符号和带符号整数运算的标志判断与应用。
- 第 7 章作业：考察寻址方式的判断与计算、指令系统的扩展编码、CISC 与 RISC 的特点，以及 RV32I 架构指令的机器码分析与地址计算。
- 第 8 章作业：考察冯・诺依曼计算机的指令与数据区分、CPU 组成部件、单周期与多周期数据通路的特点，以及控制信号错误对指令执行的影响分析。
项目反馈： 实验项目参考：（2024春学期）
- Logisim介绍：利用晶体管构建或门；双控开关；多数表决器
- 组合逻辑电路：3-8译码器；8-3优先译码器；4选1多路选择器
- 时序逻辑电路：D触发器；4位行波加法计数器；4位通用移位寄存器
- 算数逻辑部件：4位先行进位加法器；4为算术逻辑部件
- 指令和控制器：存储器的写入和读取；指令读取和控制信号生成
考试情报：
- 期末为闭卷笔试，难度中等偏上
- 考试题型（2024年春学期）：选择 30 分，判断 10 分，简答 20 分，分析应用题 40 分
- 考试重点可参考每学期的总复习PPT
高分策略:
- 考前参照考试重点，复习PPT和作业
- 这门课更注重理解而非记忆，对于典型的结构要烂熟于心
- 可以考前做一些往年卷，或是《数字逻辑与计算机组成 习题解答与实验教程》上面的题目，提高做题的熟练度和对知识点的理解程度